## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-351381

(43)Date of publication of application: 06.12.2002

(51)Int.CI.

G09G 3/20 G09G 3/28

HO4N 5/66

(21)Application number: 2001-161994

(71)Applicant: PIONEER ELECTRONIC CORP

SHIZUOKA PIONEER KK

(22)Date of filing:


30.05.2001

(72)Inventor: SUZUKI MASAHIRO

#### (54) DISPLAY DEVICE AND DRIVING METHOD FOR DISPLAY PANEL

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a display device capable of displaying a satisfactory picture by suppressing a dither pattern which is generated in performing a dither processing. SOLUTION: In this display device, the value of a dither coefficient corresponding to at least a display cell having one light emission color in a pixel is made to be different from values of dither coefficients corresponding to display cells having other light emission colors in the pixel.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-351381 (P2002-351381A)

(43)公開日 平成14年12月6日(2002.12.6)

(51) Int.Cl.7		識別配号	FΙ		テーマコード( <del>参考</del> )							
G 0 9 G	3/20	6 4 1	G09G	3/20		641G	5 C O 5 8					
	·	6 1 2				612U	5 C 0 8 0					
		6 4 1				641E						
						641K						
	3/28		H04N	5/66		101B						
		審査請求	水龍 水龍未 第	項の数8	OL	(全 14 頁)	最終頁に続く					
(21)出願番号	<del>}</del>	特顧2001-161994(P2001-161994)	(71)出顧人		5016 ナニア株式会社							
(22)出願日		平成13年5月30日(2001.5.30)		東京都	日黒区	日黒1丁目4	番1号					
			(71) 出額人	398050	398050283							
				静岡バ	イオニ	ア株式会社						
				静岡県	袋井市	鷲巣字西ノ谷	15の 1					

(72)発明者 鈴木 雅博

山梨県中巨摩郡田富町西花輪2680番地 静

岡パイオニア株式会社甲府事業所内

(74)代理人 100079119

弁理士 藤村 元彦


最終頁に続く

# (54) 【発明の名称】 ディスプレイ装置及びディスプレイパネルの駆動方法

## (57)【要約】

【課題】 ディザ処理実行時に発生するディザバターン を抑制して良好な画像表示を行うととができるディスプ レイ装置を提供することを目的とする。

【解決手段】 画素内における少なくとも1の発光色の 表示セルに対応したディザ係数の値を、この画素内にお ける他の発光色の表示セルに対応したディザ係数の値と 異ならせる。



### 【特許請求の範囲】

【請求項1】 互いに発光色が異なる複数の表示セルからなる画素がマトリクス状に配列されたディスプレイ画面上に映像信号に応じた画像を表示するディスプレイ装置であって、

1

前記映像信号を前記表示セル各々に対応した画素データ に変換する手段と、前記画素内の前記表示セル各々に対 応させてディザ係数を発生するディザ係数発生手段と、 前記画素データに前記ディザ係数を加算してディザ加算 画素データを得る加算手段と、前記ディザ加算画素デー 10 タに応じて前記表示セルを発光せしめる表示駆動手段 と、を有し、

前記画素内における少なくとも1の発光色の前記表示セルに対応した前記ディザ係数の値が、前記画素内における他の発光色の前記表示セルに対応した前記ディザ係数の値とは異なることを特徴とするディスプレイ装置。

【請求項2】 前記画素内の前記表示セル各々は、赤色発光を為す赤色表示セル、緑色発光を為す緑色表示セル、及び青色発光を為す青色表示セルからなり、前記緑色表示セルに対応した前記ディザ係数の値が、前記赤色 20表示セル及び前記青色表示セルに対応した前記ディザ係数の値と異なることを特徴とする請求項1記載のディスプレイ装置。

【請求項3】 前記ディザ係数発生手段は、発生すべき 前記ディザ係数の値を前記映像信号の1フィールド期間 毎に変更することを特徴とする請求項1記載のディスプレイ装置。

【請求項4】 前記ディザ係数発生手段は、前記ディスプレイ画面上において互いに隣接するN行・M列分の前記画素からなる画素群内の各画素位置に対応させて前記 30 ディザ係数を発生することを特徴とする請求項1記載のディスプレイ装置。

【請求項5】 互いに発光色が異なる複数の表示セルからなる画素がマトリクス状に配列されたディスプレイパネルを映像信号に応じて駆動するディスプレイパネルの駆動方法であって、

前記映像信号を前記表示セル各々に対応した画素データに変換する行程と、前記画素内の前記表示セル各々に対応させてディザ係数を発生するディザ係数発生行程と、前記画素データに前記ディザ係数を加算してディザ加算 40 画素データを得る加算行程と、前記ディザ加算画素データに応じて前記表示セルを発光せしめる表示駆動行程と、を有し、

前記画素内における少なくとも1の発光色の前記表示セルに対応した前記ディザ係数の値が、前記画素内における他の発光色の前記表示セルに対応した前記ディザ係数の値とは異なることを特徴とするディスプレイパネルの駆動方法。

【請求項6】 前記画素内の前記表示セル各々は、赤色 発光を為す赤色表示セル、緑色発光を為す緑色表示セ ル、及び青色発光を為す青色表示セルからなり、前記緑色表示セルに対応した前記ディザ係数の値を、前記赤色表示セル及び前記青色表示セルに対応した前記ディザ係数の値とは異なることを特徴とする請求項5記載のディスプレイパネルの駆動方法。

【請求項7】 前記ディザ係数発生行程は、発生すべき 前記ディザ係数の値を前記映像信号の1フィールド期間 毎に変更することを特徴とする請求項5記載のディスプ レイパネルの駆動方法。

【請求項8】 前記ディザ係数発生行程は、前記ディスプレイパネルの画面上において互いに隣接するN行・M列分の前記画素からなる画素群内の各画素位置に対応させて前記ディザ係数を発生することを特徴とする請求項5記載のディスプレイパネルの駆動方法。

### 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、マトリクス状に配列された表示セルを含むディスプレイ装置に関する。 【0002】

【従来の技術】最近、2次元画像表示パネルとして、画 素を担う複数の放電セルがマトリクス状に配列されたプ ラズマディスプレイパネル(以下、PDPと称する)が注 目されている。PDPは、ディジタル映像信号によって 直接駆動され、その表現し得る輝度の階調数は、上記デ ィジタル映像信号に基づく各画素毎の画素データのピッ ト数によって決まる。かかるPDPを階調駆動させる方 法として、1フィールドの表示期間を、複数のサブフィ ールドに分割して駆動するサブフィールド法が知られて いる。例えば、画素データが8ビットの場合には、1フ ィールドの表示期間を重み付けの順に、サブフィールド SF8、SF7、・・・・、SF1なる8個のサプフィール ドに分割する。各サブフィールドは、画素データに応じ て各画素を点灯画素状態、又は消灯画素消灯に設定して 行くアドレス期間と、上記点灯画素状態にある画素のみ をそのサブフィールドの重み付けに対応した期間だけ発 光させる発光維持期間を含んでいる。すなわち、サブフ ィールド毎に、そのサブフィールド内において放電セル を点灯させるか否かの設定が為され(アドレス期間)、点 灯状態に設定された放電セルだけをそのサブフィールド に割り当てられている期間だけ発光させる(発光維持期 間)のである。従って、1フィールド内では、点灯状態 となるサブフィールドと、消灯状態となるサブフィール ドが混在する場合が生じ、各サブフィールドで実施され た発光期間の総和に対応した中間輝度が視覚されるので ある。

【0003】PDPを採用したディスプレイ装置では、 このような階調駆動にディザ処理を併用させることによ り、視覚上における階調数を増加させて画質向上を図る ようにしている。ディザ処理は、例えば、上下、左右に 50 互いに隣接する4つの画素を1組とし、この1組の画素

各々に対応した画素データに、互いに異なる係数値から なる4つのディザ係数(例えば、0、1、2、3)を加算 する。との際、上記4つの画素を1画素として捉えた場 合、かるディザ処理により、見かけ上の階調数が増加す るのである。

【0004】しかしながら、このように画素データにデ ィザ係数を加算すると、元の画素データとは何等関係の ない疑似模様、いわゆるディザパターンが視覚される場 合があり、画質を損ねてしまうという問題があった。 [0005]

【発明が解決しようとする課題】本発明は、上記の問題 を解決するためになされたものであり、ディザパターン が抑制された良好な画像表示を行うことができるディス プレイ装置を提供することを目的とする。

#### [0006]

【課題を解決するための手段】本発明によるディスプレ イ装置は、互いに発光色が異なる複数の表示セルからな る画素がマトリクス状に配列されたディスプレイ画面上 に映像信号に応じた画像を表示するディスプレイ装置で あって、前記映像信号を前記表示セル各々に対応した画 20 素データに変換する手段と、前記画素内の前記表示セル 各々に対応させてディザ係数を発生するディザ係数発生 手段と、前記画素データに前記ディザ係数を加算してデ ィザ加算画素データを得る加算手段と、前記ディザ加算 画素データに応じて前記表示セルを発光せしめる表示駆 動手段と、を有し、前記画素内における少なくとも1の 発光色の前記表示セルに対応した前記ディザ係数の値 が、前記画素内における他の発光色の前記表示セルに対 応した前記ディザ係数の値とは異なる。

【発明の実施の形態】以下、本発明の実施例を図を参照 しつつ説明する。図1は、本発明によるディスプレイ装

置の概略構成を示す図である。尚、図1に示すディスブ

### [0007]

レイ装置は、表示デバイスとしてプラズマディスプレイ パネルを搭載したプラズマディスプレイ装置である。と のディスプレイ装置は、プラズマディスプレイバネルと してのPDP10と、駆動部(同期検出回路1、駆動制 御回路2、A/D変換器4、データ変換回路30、メモ リ5、アドレスドライバ6、第1サスティンドライバ7 及び第2サスティンドライバ8)とから構成される。 【0008】 PDP10は、アドレス電極としての列電 極D,~D。と、これら列電極と直交して配列されている 行電極X、~X、及び行電極Y、~Y。を備えている。PD P10では、これら行電極X及び行電極Yの一対にて1 行分に対応した行電極を形成している。列電極Di~D。 は、赤色発光駆動を担う列電極 D<sub>1</sub>、 D<sub>4</sub>、 D<sub>7</sub>、 ····、 ··、D<sub>--1</sub>と、青色発光駆動を担う列電極D<sub>3</sub>、D<sub>6</sub>、 D,、····、D。と、に区分される。赤色発光駆動を担う びYとの各交差部には、赤色で放電発光する赤色放電セ ルが形成されている。又、緑色発光駆動を担う列電極D z、D,、D。、····、D。-1と、行電極X及びYとの各交 差部には、緑色で放電発光する緑色放電セルが形成され ている。更に、青色発光駆動を担う列電極D,、D。、D a、····、D。と、行電極X及びYとの各交差部には、背 色で放電発光する青色放電セルが形成されている。この 際、表示ライン方向において互いに隣接している3つの 放電セル、つまり、赤色放電セル、緑色放電セル、及び

青色放電セルにて1画素を形成している。

【0009】同期検出回路1は、アナログの映像信号中 から垂直同期信号を検出したときに垂直同期信号Vを発 生する。更に、同期検出回路1は、かかる映像信号中か ら水平同期信号を検出した場合には水平同期信号Hを発 生する。同期検出回路1は、これら垂直同期信号V及び 水平同期信号Hの各々を、駆動制御回路2及びデータ変 換回路30に供給する。A/D変換器4は、駆動制御回 路2から供給されたクロック信号に応じて上記映像信号 をサンプリングし、これを各画素毎の例えば8ビットの 画素データPDに変換してデータ変換回路30に供給す

【0010】図2は、かかるデータ変換回路30の内部 構成を示す図である。図2に示されるように、データ変 換回路30は、ABL(自動輝度制御)回路31、第1デ ータ変換回路32、多階調化処理回路33及び第2デー タ変換回路34で構成される。ABL回路31は、PD P10の画面上に表示される画像の平均輝度が適切な輝 度範囲内に収まるように、A/D変換器4から順次供給 されてくる各画素毎の画素データPDに対して輝度レベ 30 ルの調整を行い、この際得られた輝度調整画素データP Datを第1データ変換回路32に供給する。

【0011】図3は、かかるABL回路31の内部構成 を示す図である。図3において、レベル調整回路310 は、後述する平均輝度検出回路311にて求められた平 均輝度に応じて画素データPDのレベルを調整して得ら れた輝度調整画素データPD」を出力する。データ変換 回路312は、かかる輝度調整画素データPD にを図4 に示されるが如き非線形特性からなる逆ガンマ特性(Y=X <sup>1</sup>1) に変換したものを逆ガンマ変換画素データPDr 40 として平均輝度レベル検出回路311に供給する。すな わち、輝度調整画素データPD」に逆ガンマ補正処理を 施すことにより、ガンマ補正の解除された元の映像信号 に対応した画素データ(逆ガンマ変換画素データPD r)を復元するのである。平均輝度検出回路311は、 かかる逆ガンマ変換画素データPDrの平均輝度を求 め、その平均輝度を示す平均輝度情報を上記レベル調整 回路310に供給する。レベル調整回路310は、かか る平均輝度情報に応じて画素データPDのレベルを調整 したものを上記輝度調整画素データPDoiとして上記デ 列電極D,、D,、D,、・・・・、D, 24々と、行電極X及 50 ータ変換回路3 1 2 、及び次段の第 1 データ変換回路3

2に供給するのである。第1データ変換回路32は、上記輝度調整画素データPD』を図5に示されるが如き変換特性に基づいて"0"~"384"までの9ビットの第1変換画素データPD』に変換し、これを多階調化処理回路33に供給する。かかる第1データ変換回路32により、後述する多階調化処理回路33での表示階調数、多階調化による圧縮ビット数に合わせたデータ変換が為される。つまり、多階調化処理回路33の多階調化処理による輝度飽和、並びに表示階調がピット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)を防止する。

【0012】多階調化処理回路33は、上記9ビットの第1変換画素データPD。に対して誤差拡散処理及びディザ処理(後述する)を施すことにより、現階調数を維持しつつもそのビット数を4ビットに削減した多階調化処理画素データPD。を生成する。尚、これら誤差拡散処理及びディザ処理については後述する。第2データ変換回路34は、上記4ビットの多階調化処理画素データPD。を図6に示されるが如き変換テーブルに従って第1~第12ビットからなる画素駆動データGDに変換する。尚、これら第1~第12ビットの各々は、後述するサブフィールドSF1~SF12各々に対応したものである。

【0013】 このように、上記多階調化処理回路33及び第2データ変換回路34によれば、8ビットで256階調を表現し得る画素データPDは、図6に示されるが如き全部で13パターンからなる12ビットの画素駆動データGDに変換される。メモリ5は、駆動制御回路2から供給されてくる書込信号に従って上記画素駆動データGDを順次書き込んで記憶する。かかる書込動作により、1画面(n行、m列)分の画素駆動データGD $_{n}$ の書き込みが終了すると、メモリ5は、駆動制御回路2から供給されてくる読出信号に応じて、画素駆動データGD $_{n}$ の母に順次読み出してアドレスドライバ6に供給する。すなわち、メモリ5は、各々が12ビットからなる1画面分の駆画素駆動データGD $_{n}$ を、

DB111-na:画素駆動データGD11-naの第1ビット目DB211-na:画素駆動データGD11-naの第2ビット目DB311-na:画素駆動データGD11-naの第3ビット目DB411-na:画素駆動データGD11-naの第4ビット目DB511-na:画素駆動データGD11-naの第5ビット目DB611-na:画素駆動データGD11-naの第6ビット目DB711-na:画素駆動データGD11-naの第7ビット目DB811-na:画素駆動データGD11-naの第8ビット目DB911-na:画素駆動データGD11-naの第9ビット目DB101-na:画素駆動データGD11-naの第10ビット目DB101-na:画素駆動データGD11-naの第11ビット目DB121-na:画素駆動データGD11-naの第11ビット目DB121-na:画素駆動データGD11-naの第11ビット目DB121-na:画素駆動データGD11-naの第12ビット目DB121-na:画素駆動データGD11-naの第12ビット目DB121-na:

【0014】駆動制御回路2は、上記水平同期信号H及び垂直同期信号Vに同期して、上記A/D変換器4に対するクロック信号、及びメモリ5に対する書込・読出信号を発生する。更に、駆動制御回路2は、図7に示されるが如き発光駆動フォーマットに従って、PDP10を駆動させるべき各種タイミング信号をアドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々に供給する。

【0015】尚、図7に示される発光駆動フォーマットは、映像信号における1フィールドを12個のサブフィールドSF1~SF12に分割し、各サブフィールド毎にPDP10に対する駆動を実施するものである。この際、各サブフィールドは、入力映像信号に基づいてPDP10の各放電セルを"点灯放電セル状態"及び"消灯放電セル状態"のいずれか一方に設定するアドレス行程Wcと、"点灯放電セル状態"にある放電セルのみを各サブフィールドの重み付けに対応した期間(回数)だけ発光させる発光維持行程Icとからなる。ただし、先頭のサブフィールドSF1においてのみで、PDP10の全放電セルを"点灯放電セル状態"に初期化せしめる一斉リセット行程Rcを実行し、最後尾のサブフィールドSF12のみで消去行程Eを実行する。

【0016】図8は、図7に示される発光駆動フォーマットに従って、アドレスドライバ6、第1サスティンド
30 ライバ7及び第2サスティンドライバ8各々が、PDP
10の行電極及び列電極に印加する各種駆動パルスの印
加タイミングを示す図である。先ず、サブフィールドS
F1の一斉リセット行程Rcでは、第1サスティンドライバ7が図8に示されるが如き負極性のリセットパルス
RP、を行電極X、~X、に印加する。かかるリセットパルスRP、の印加と同時に、第2サスティンドライバ8が、図8に示されるが如き正極性のリセットパルスRP、を行電極Y、~Y、に印加する。これらリセットパルス
RP、及びRP、の印加に応じて、PDP10の全放電セルがリセット放電し、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは"点灯放電セル状態"に初期化される。

【0017】次に、各サブフィールドのアドレス行程Wcでは、アドレスドライバ6が、上記メモリ5から供給された画素駆動データビットDBの論理レベルに対応した電圧を有する画素データバルスを発生する。例えば、アドレスドライバ6は、画素駆動データビットDBの論理レベルが"1"である場合には低電圧の画素データバルスを生成し、"0"である場合には低電圧(0ボルト)の画数データバルスを生成し、"0"である場合には低電圧(0ボルト)の画数データバルスを生成し、この際、アドレスドライバ

SF11:48

SF12:50

6は、1行分の画素データバルスからなる画素データバルス群DPを列電極D、~D。に印加して行く。例えば、サブフィールドSF1のアドレス行程Wcでは、先ず、上記画素駆動データビットDB1、11-1。を抽出し、これらDB1、11-1。各々の論理レベルに対応したm個分の画素データバルスからなる画素データバルス群DP1、を列電極D1-1。に印加する。次に、かかる画素駆動データビットDB1、11-1。の内の第2行目に対応した分であるDB1、11-1。を抽出し、これらDB1、11-1。各々の論理レベ 10ルに対応したm個分の画素データバルスからなる画素データバルス群DP1、を列電極D1-1。に印加する。以下、同様にして、サブフィールドSF1のアドレス行程Wcでは、1行分毎の画素データバルス群DP1。~ 2000年間にいて行く。

【0018】更に、アドレス行程Wcでは、第2サステ ィンドライバ8が、上述した如き画素データパルス群D Pの各印加タイミングと同一タイミングにて、図8に示 されるが如き負極性の走査パルスSPを発生し、これを 行電極Y、~Y、へと順次印加して行く。この際、走査パ 20 ルスSPが印加された行電極と、高電圧の画素データパ ルスが印加された列電極との交差部の放電セルにのみ放 電(選択消去放電)が生じ、その放電セル内に残存して いた壁電荷が選択的に消去される。すなわち、画素駆動 データGDにおける第1ビット~第12ビット各々が、 サブフィールドSF1~SF12各々でのアドレス行程 Wcにおいて選択消去放電を生起させるか否かを決定し ているのである。かかる選択消去放電により、上記一斉 リセット行程Rcにおいて"点灯放電セル状態"に初期化 された放電セルは、"消灯放電セル状態"に推移する。一 30 方、上記選択消去放電の生起されなかった放電セルは、 上記一斉リセット行程Rcにて初期化された状態、つま り"点灯放電セル状態"を維持する。

【0019】次に、各サブフィールドの発光維持行程Icでは、第1サスティンドライバ7及び第2サスティンドライバ8各々が、行電極X、~X。及びY、~Y。に対して図8に示されるように交互に正極性の維持バルスIP、及びIP、を印加する。ここで、発光維持行程Icにおいて印加する維持バルス1Pの回数は、各サブフィールドSF1~SF12年に、

SF1:1

SF2:2

SF3:4

SF4:7

SF5:11

SF6:14

SF7:20

SF8:25

SF9:33

SF10:40

である。
【0020】との際、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス行程Wcにおいて"点灯放電セル状態"に設定された放電セルのみが、上記維持バルス I Px及び I Pyが印加される度に維持放電する。よって、"点灯放電セル状態"に設定された放電セル

8

は、上述した如くサブフィールド毎に割り当てられた放 電回数分だけ、その維持放電に伴う発光状態を維持す る。

【0021】そして、最後尾のサブフィールドSF12のみで消去行程Eを実行する。かかる消去行程Eでは、アドレスドライバ6が、図8に示されるが如き正極性の消去パルスAPを発生してこれを列電極D1~D。に印加する。更に、第2サスティンドライバ8は、かかる消去パルスAPの印加タイミングと同時に図8に示されるが如き負極性の消去パルスEPを発生してこれを行電極Y1~Y。各々に印加する。これら消去パルスAP及びEPの同時印加により、PDP10における全放電セル内に残存している壁電荷が消滅する。かかる消去放電により、PDP10における全ての放電セル状態でになるのである。

【0022】よって、図7及び図8に示す駆動によれ ぱ、各サブフィールド内のアドレス行程Wcにおいて"点 灯放電セル状態"に設定された放電セルのみが、その直 後の発光維持行程 I cにおいて上述した如き回数だけ発 光を繰り返す。ととで、各放電セルが"点灯放電セル状 態"、又は"消灯放電セル状態"のいずれに設定されるの かは、図6に示されるが如き画素駆動データGDによっ て決まる。すなわち、画素駆動データGDの各ビットが 論理レベル"1"である場合には、そのピット桁に対応し たサブフィールドのアドレス行程Wcにおいて選択消去 放電が生起され、放電セルは"消灯放電セル状態"に設定 される。一方、そのビットの論理レベルが"0"である場 合には、上記選択消去放電は生起されないので、現状を 維持する。つまり、このアドレス行程Wcの直前まで"消 灯放電セル状態"にあった放電セルは"消灯放電セル状 40 態"を維持し、"点灯放電セル状態"にあった放電セルは" 点灯放電セル状態"をそのまま維持するのである。この 際、図6に示す画素駆動データGDによれば、サブフィ ールドSF1~SF12の内で放電セルを"消灯放電セ ル状態"から"点灯放電セル状態"に推移させることが出 来る機会は、先頭のサブフィールドSF1の一斉リセッ ト行程Rcのみである。従って、一斉リセット行程Rcの 終了後、サブフィールドSFl~SFl2のいずれかl のアドレス行程Wcにおいて一旦"消灯放電セル状態"に 推移した放電セルが、この1フィールド内で再び"点灯 50 放電セル状態"に推移することはない。よって、図6に

示される画素駆動データG Dによれば、各放電セルは1 フィールドの先頭から、図6中の黒丸に示されるサブフ ィールドにおいて選択消去放電が生起されるまでの間だ け"点灯放電セル状態"になる。そして、その間に存在す る白丸にて示されるサブフィールド各々の発光維持行程 Icにおいて上述した如き回数だけ発光を行うのであ る。との際、1フィールド内の各サブフィールドSF1 ~SF12において実施された発光の総数によって中間 調の輝度が表現される。

【0023】つまり、図6に示す如き13種類のデータ 10 バターンを有する画素駆動データGDによれば、[0: 1: 3: 7: 14: 25: 39: 59: 84: 117: 157: 205: 255] t る13階調分の中間輝度を表現できるのである。ところ が、上記映像信号に基づいて得られた画素データPDは 8ビット、すなわち、256段階の中間調を表現し得る ものである。そとで、上記13段階分の中間輝度を表現 する駆動によっても、擬似的に略256段階分の中間調 表示を実現させるべく、上記多階調化処理回路33によ って多階調化処理が為されているのである。

【0024】図9は、かかる多階調化処理回路33の内 20 部構成を示す図である。図9に示すように、多階調化処 理回路33は、RGBデータ分離回路331、誤差拡散 処理回路332、RGBデータ多重化回路333、及び ディザ処理回路34·0から構成される。RGBデータ分 離回路331は、上記第1データ変換回路32から順次 供給されてくる第1変換画素データPD<sub>n</sub>の系列中か ら、赤色発光を担うデータ、緑色発光を担うデータ、及 び青色発光を担うデータを夫々分離して取り出す。この 際、RGBデータ分離回路331は、赤色発光を担うデ ータを赤色画素データPD<sub>ug</sub>として誤差拡散処理回路3 32Rに供給する。更に、RGBデータ分離回路331 は、緑色発光を担うデータを緑色画素データPDң。とし て誤差拡散処理回路332Gに供給すると共に、青色発 光を担うデータを青色画素データPDngとして誤差拡散 処理回路332Bに供給する。

【0025】誤差拡散処理回路332Rは、先ず、RG Bデータ分離回路331から供給されてくる赤色画素デ ータPD<sub>#</sub>の系列中から、図10に示す如きPDP10 の画素G(j,k)、G(j,k-1)、G(j-1,k-1)、G(j-1,k)、 及びG(j-1,k+1)各々の赤色放電セルC に対応した赤色 40 画素データを取り出す。次に、これら各画素に対応した 赤色画素データの下位2ビット分同士を重み付け加算し た際に得られた1ビットの桁上げビットを最下位ビット とし、これを画素G(j,k)の赤色放電セルC。に対応した 赤色画素データの上位7ビット分に加えて8ビットデー タを得る。誤差拡散処理回路332Rは、この8ビット データを誤差拡散処理画素データEDgとしてディザ処 理回路340に供給する。誤差拡散処理回路332G は、先ず、RGBデータ分離回路331から供給されて くる緑色画素データPDmの系列中から、図10に示す 50 対応させて、夫々

如きPDP10の画素G(j,k)、G(j,k-1)、G(j-1,k-1)、G(j-1,k)、及びG(j-1,k+1)各々の緑色放電セルC 。に対応した緑色画素データを取り出す。次に、これら 各画素に対応した緑色画素データの下位2ビット分同士 を重み付け加算した際に得られた 1 ビットの桁上げビッ トを最下位ビットとし、これを画素G(j,k)の緑色放電 セルC。に対応した緑色画素データの上位7ビット分に 加えて8ビットデータを得る。誤差拡散処理回路332 Gは、との8ビットデータを誤差拡散処理画素データE D。としてディザ処理回路340に供給する。 誤差拡散 処理回路332Bは、先ず、RGBデータ分離回路33 1から供給されてくる青色画素データPD ... の系列中か ら、図10に示す如きPDP10の画素G(j,k)、G(j, k-1)、G(j-1,k-1)、G(j-1,k)、及びG(j-1,k+1)各々 の青色放電セルC。に対応した青色画素データを取り出 す。次に、これら各画素に対応した青色画素データの下 位2ビット分同士を重み付け加算した際に得られた1ビ ットの桁上げビットを最下位ビットとし、これを画素G (j,k)の青色放電セルC。に対応した青色画素データの上 位7ビット分に加えて8ビットデータを得る。誤差拡散 処理回路332Bは、この8ビットデータを誤差拡散処 理画素データED。としてディザ処理回路340に供給

【0026】すなわち、誤差拡散処理回路332は、画 素G(j,k)の周辺の画素G(j,k-1)、G(j-1,k+1)、G(j-1,k)、及びG (j-1,k-1)各々での下位データを重み付け 加算したものを、画素G(j,k)に対応した画素データに 反映させるのである。かかる動作により、画素G(j,k) における下位2ビットに対応した輝度成分が上記周辺画 素によって擬似的に表現されるのである。

【0027】ディザ処理回路340は、ディザマトリク ス回路(341R、341G及び341B)、加算器(3 42R、342G及び342B)、上位ビット抽出回路 (343R、341G及び341B)から構成される。デ ィザマトリクス回路341R及び341Bは、図11 (a)に示す如く、PDP10の4行×4列画素群毎にそ の画素群内の各画素位置に対応させて"0"~"15"を表 現し得る4ビットのディザ係数を発生する。すなわち、 図11(a)に示す如く、ディザマトリクス回路341R 及び341Bは、最初の第1フィールドにおいては、P DP10の第(4K-3)行における第(4L-3)列、第 (4 L-2)列、第(4 L-1)列、及び第4 L列に属する 画素各々に対応させて、夫々

"15", "7", "13", "5" なるディザ係数を発生する。

【0028】又、この第1フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の 第(4K-2)行における第(4L-3)列、第(4L-2) 列、第(4 L - 1)列、及び第4 L列に属する画素各々に

"1", "9", "3", "11"

なるディザ係数を発生する。

【0029】又、この第1フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の 第(4 K-1)行における第(4 L-3)列、第(4 L-2) 列、第(4 L-1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

"13", "5", "15", "7"

なるディザ係数を発生する。

【0030】更に、この第1フィールドにおいて、ディ 10 ザマトリクス回路341R及び341Bは、PDP10 の第4K行における第(4L-3)列、第(4L-2)列、 第(4 L-1)列、及び第4 L列に属する画素の各々に対 応させて、夫々

"3", "11", "1", "9"

なるディザ係数を発生する。

【0031】尚、上記Kは、1~n/4までの自然数であ り、上記Lは、 $1\sim m/4$ までの自然数である。次の第2 フィールドにおいては、ディザマトリクス回路341R 及び341Bは、PDP10の第(4K-3)行における 20 第(4L-3)列、第(4L-2)列、第(4L-1)列、及 び第4L列に属する画素の各々に対応させて、夫々 "10", "2", "8", "0"

なるディザ係数を発生する。

【0032】又、この第2フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の 第(4K-2)行における第(4L-3)列、第(4L-2) 列、第(4L-1)列、及び第4L列に属する画素の各々 に対応させて、夫々

"2", "12", "6", "14"

なるディザ係数を発生する。

【0033】又、この第2フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の 第(4K-1)行における第(4L-3)列、第(4L-2) 列、第(4L-1)列、及び第4L列に属する画素の各々 に対応させて、夫々

"8", "0", "10", "2"

なるディザ係数を発生する。

【0034】更に、この第2フィールドにおいて、ディ の第4 K 行における第(4 L - 3 )列、第(4 L - 2 )列、 第(4 L-1)列、及び第4 L列に属する画素の各々に対 応させて、夫々

"6", "14", "4", "12"

なるディザ係数を発生する。

【0035】次の第3フィールドにおいては、ディザマ トリクス回路341R及び341Bは、PDP10の第 (4 K-3)行における第(4 L-3)列、第(4 L-2) 列、第(4 L - 1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

"13", "5", "15", "7"

なるディザ係数を発生する。

【0036】又、この第3フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の 第(4 K-2)行における第(4 L-3)列、第(4 L-2) 列、第(4 L-1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

"3", "11", "1", "9"

なるディザ係数を発生する。

【0037】又、この第3フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の 第(4K-1)行における第(4L-3)列、第(4L-2) 列、第(4 L - 1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

"15", "7", "13", "5"

なるディザ係数を発生する。

【0038】更に、かかる第3フィールドにおいて、デ ィザマトリクス回路341R及び341Bは、PDP1 0の第4 K行における第(4 L - 3)列、第(4 L - 2) 列、第(4 L-1)列、及び第4 L列に属する画素の各々

に対応させて、夫々

"1", "9", "3", "11"

なるディザ係数を発生する。

【0039】次の第4フィールドにおいては、ディザマ トリクス回路341R及び341Bは、PDP10の第 (4 K-3)行における第(4 L-3)列、第(4 L-2) 列、第(4 L-1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

"8", "0", "10", "2"

30 なるディザ係数を発生する。

【0040】又、との第4フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の 第(4K-2)行における第(4L-3)列、第(4L-2) 列、第(4 L-1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

"6"、"14"、"4"、"12"

なるディザ係数を発生する。

【0041】又、この第4フィールドにおいて、ディザ マトリクス回路341R及び341Bは、PDP10の ザマトリクス回路341R及び341Bは、PDP10 40 第(4K-1)行における第(4L-3)列、第(4L-2) 列、第(4 L-1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

"10", "2", "8", "0"

なるディザ係数を発生する。

【0042】更に、かかる第4フィールドにおいて、デ ィザマトリクス回路341R及び341Bは、PDP1 0の第4 K行における第(4 L - 3)列、第(4 L - 2) 列、第(4 L-1)列、及び第4 L列に属する画素の各々 に対応させて、夫々

50 "4", "12", "6", "14"

12

なるディザ係数を発生する。

【0043】ディザマトリクス回路341R及び341 Bは、上述した如き第1フィールド~第4フィールドで の一連のディザ係数発生動作を図11(a)に示されるよ うに繰り返し実行する。ディザマトリクス回路341R は、上述した如く発生したディザ係数の各々を、4行× 4列画素群における各画素内の赤色放電セルに対応して 供給される誤差拡散処理画素データED。に合わせたタ イミングで加算器342Rに供給する。加算器342R は、上記誤差拡散処理画素データED。と、ディザマト リクス回路341Rが発生した図11(a)に示す如きデ ィザ係数とを加算して得たディザ加算赤色画素データD D<sub>a</sub>を上位ビット抽出回路343Rに供給する。上位ビ ット抽出回路343Rは、上記ディザ加算赤色画素デー タDD。中から上位4ビット分を抽出し、これを多階調 化赤色画素データPD、。としてRGBデータ多重化回路 333に供給する。

【0044】又、ディザマトリクス回路341Bは、上 述した如く発生したディザ係数の各々を、4行×4列画 れる誤差拡散処理画素データED。に合わせたタイミン グで加算器342Bに供給する。加算器342Bは、上 記誤差拡散処理画素データED。と、ディザマトリクス 回路341Bが発生した図11(a)に示す如きディザ係 数とを加算して得たディザ加算青色画素データDD。を 上位ビット抽出回路343Bに供給する。上位ビット抽 出回路343Bは、上記ディザ加算青色画素データDD 『中から上位4ビット分を抽出し、これを多階調化青色 画素データPDsaとしてRGBデータ多重化回路333 に供給する。

【0045】一方、ディザマトリクス回路341Gは、 上記ディザマトリクス回路341R及び341Bとは異 なる図11(b)に示す如きディザ係数を発生する。すな わち、図11(b)に示す如く、ディザマトリクス回路3 41Gは、最初の第1フィールドにおいては、PDP1 0の第(4K-3)行における第(4L-3)列、第(4L - 2)列、第(4 L - 1)列、及び第4 L列に属する画素 各々に対応させて、夫々

"2", "8", "0", "10"

なるディザ係数を発生する。

【0046】又、この第1フィールドにおいて、ディザ マトリクス回路341Gは、PDP10の第(4K-2) 行における第(4L-3)列、第(4L-2)列、第(4L - 1)列、及び第4L列に属する画素各々に対応させ て、夫々

"12", "6", "14", "4"

なるディザ係数を発生する。

【0047】又、この第1フィールドにおいて、ディザ マトリクス回路341Gは、PDP10の第(4K-1) 行における第(4L-3)列、第(4L-2)列、第(4L

14

-1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"0", "10", "2", "8"

なるディザ係数を発生する。

【0048】更に、この第1フィールドにおいて、ディ ザマトリクス回路341Gは、PDP10の第4K行に おける第(4L-3)列、第(4L-2)列、第(4L-1) 列、及び第4 L列に属する画素の各々に対応させて、夫

10 "14", "4", "12", "6"

なるディザ係数を発生する。

【0049】次の第2フィールドにおいては、ディザマ トリクス回路341Gは、PDP10の第(4K-3)行 における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"5", "15", "7", "13"

なるディザ係数を発生する。

【0050】又、との第2フィールドにおいて、ディザ 素群における各画素内の赤色放電セルに対応して供給さ 20 マトリクス回路341Gは、PDP10の第(4 K - 2) 行における第(4L-3)列、第(4L-2)列、第(4L - 1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"11", "1", "9", "3"

なるディザ係数を発生する。

【0051】又、この第2フィールドにおいて、ディザ マトリクス回路341Gは、PDP10の第(4K-1) 行における第(4L-3)列、第(4L-2)列、第(4L - 1)列、及び第4L列に属する画素の各々に対応させ 30 て、夫々

"7", "13", "5", "15"

なるディザ係数を発生する。

【0052】更に、この第2フィールドにおいて、ディ ザマトリクス回路341Gは、PDP10の第4K行に おける第(4L-3)列、第(4L-2)列、第(4L-1) 列、及び第4 L列に属する画素の各々に対応させて、夫

"9", "3", "11", "1"

なるディザ係数を発生する。

【0053】次の第3フィールドにおいては、ディザマ トリクス回路341Gは、PDP10の第(4K-3)行 における第(4 L - 3 )列、第(4 L - 2 )列、第(4 L -1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"0", "10", "2", "8"

なるディザ係数を発生する。

【0054】又、この第3フィールドにおいて、ディザ マトリクス回路341Gは、PDP10の第(4K-2) 行における第(4L-3)列、第(4L-2)列、第(4L 50 -1)列、及び第4L列に属する画素の各々に対応させ

て、夫々

"14", "4", "12", "6"

なるディザ係数を発生する。

【0055】又、この第3フィールドにおいて、ディザ マトリクス回路341Gは、PDP10の第(4K-1) 行における第(4 L - 3)列、第(4 L - 2)列、第(4 L -1)列、及び第4L列に属する画素の各々に対応させ て、夫々

15

"2", "8", "0", "0"

なるディザ係数を発生する。

【0056】更に、かかる第3フィールドにおいて、デ ィザマトリクス回路341Gは、PDP10の第4K行 における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4 L列に属する画素の各々に対応させ

"12", "6", "14", "4"

なるディザ係数を発生する。

【0057】次の第4フィールドにおいては、ディザマ トリクス回路341Gは、PDP10の第(4K-3)行 における第(4L-3)列、第(4L-2)列、第(4L- 20 1)列、及び第4上列に属する画素の各々に対応させ て、夫々

"7", "13", "5", "15

なるディザ係数を発生する。

【0058】又、この第4フィールドにおいて、ディザ マトリクス回路341Gは、PDP10の第(4K-2) 行における第(4 L - 3)列、第(4 L - 2)列、第(4 L -1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"9", "3", "11", "1"

なるディザ係数を発生する。

【0059】又、この第4フィールドにおいて、ディザ マトリクス回路341Gは、PDP10の第(4K-1) 行における第(4L-3)列、第(4L-2)列、第(4L -1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"5", "15", "7", "13"

なるディザ係数を発生する。

【0060】更に、かかる第4フィールドにおいて、デ における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"11", "1", "9", "3"

なるディザ係数を発生する。

【0061】ディザマトリクス回路341Gは、上述し た如き第1フィールド~第4フィールドでの一連のディ ザ係数発生動作を図11(b)に示されるように繰り返し 実行する。そして、ディザマトリクス回路341Gは、 上述した如く発生したディザ係数の各々を、4行×4列 50 誤差拡散処理画素データED。の下位4ビットに加算す

画素群における各画素内の緑色放電セルに対応して供給 される誤差拡散処理画素データE D。に合わせたタイミ ングで加算器342Gに供給する。加算器342Gは、 上記誤差拡散処理画素データE D。と、ディザマトリク ス回路341Gが発生した図11(b)に示す如きディザ 係数とを加算して得たディザ加算緑色画素データDD。 を上位ビット抽出回路343Gに供給する。上位ビット 抽出回路343Gは、このディザ加算緑色画素データD D。中から上位4ビット分を抽出し、これを多階調化緑 10 色画素データPDscとしてRGBデータ多重化回路33 3に供給する。

【0062】RGBデータ多重化回路333は、上記多 階調化赤色画素データPDsa、多階調化緑色画素データ PDsc、多階調化青色画素データPDsc各々を、かかる 順番で時分割多重化して得たデータ系列を上記多階調化 処理画素データPD、として、図2に示す如き第2デー タ変換回路34に供給する。このように、ディザ処理回 路340は、赤色発光を担う誤差拡散処理画素データE D。及び青色発光を担う誤差拡散処理画素データED。に 対するディザ処理では、図11(a)に示す如き"0"~" 15"を示す4ビットのディザ係数を誤差拡散処理画素 データED。及びED。各々の下位4ビットに加算する。 との際、4ビットのディザ係数を上記誤差拡散処理画素 データED。(又はED。)の下位4ビットに加算した際に 生じる桁上げは図12に示されるが如き形態となる。 尚、図12においては、4行×4列画素群内の各画素に 対応した16個の誤差拡散処理画素データED各々の下 位4ビットが16個共に全て"0"の場合、"1"の場 合、"2"の場合、"3"の場合、"4"の場合、"5"の場 30 合、"6"の場合、及び"7"の場合の8通りのみを抜粋し て示している。そして、との桁上げの影響が、上記ディ ザ加算赤色画素データDD。及びディザ加算青色画素デ ータDD。各々の上位4ビットに反映されるのである。 従って、4行×4列画素群を1つの表示単位として捉え た場合、4ビットの多階調化赤色画素データPDsa及び 多階調化青色画素データPD、。に基づいて、7ビット相 当の中間輝度を表すことが可能となる。この際、4行× 4列画素群内において加算されるディザ係数のパターン は第1フィールド~第4フィールド各々で異なるので、 ィザマトリクス回路341Gは、PDP10の第4K行 40 その桁上げパターンも図12に示す如く第1フィールド ~第4フィールドに亘って推移してゆく。よって、かか る第1フィールド~第4フィールド間での桁上げパター ンの推移が繰り返し実行されることにより、PDP10 の画面上には図12に示す如きディザパターンが視覚的 に表れることになる。

【0063】一方、緑色発光を担う誤差拡散処理画素デ ータED。に対するディザ処理では、図11(b)に示す 如く、図11(a)とは異なるマトリクスパターンを有す る"0"~"15"なる4ビットのディザ係数を発生して、

17

る。この際、4ビットのディザ係数を上記誤差拡散処理 画素データED。の下位4ビットに加算した際に生じる 桁上げは図13に示されるが如き形態となり、この桁上 げの影響が、上記ディザ加算赤色画素データDD。の上 位4ビットに反映される。従って、4行×4列画素群を 1つの表示単位として捉えた場合、4ビットの多階調化 赤色画素データPD。に基づいて、7ビット相当の中間 輝度を表すことが可能となる。この際、4行×4列画素 群内において加算されるディザ係数のパターンは第1フ ィールド〜第4フィールド各々で異なるので、その桁上 10 るデータ変換特性を示す図である。 げパターンも図13に示す如く第1フィールド~第4フ ィールドに亘って推移してゆく。よって、かかる第1フ ィールド〜第4フィールド間での桁上げバターンの推移 が繰り返し実行されることにより、PDP10の画面上 には図13に示す如きディザパターンが視覚的に表れる ことになる。この際、視覚的に画面上に表れるディザパ ターンは、図12に示されるものとは異なる。 すなわ ち、図10に示す如く各画素内に形成されている緑色放 電セルC。の発光によって視覚されるディザパターン(図 13)と、赤色放電セルC。及び青色放電セルC。の発光 によって視覚されるディザバターン(図12)とが異なる のである。よって、図12及び図13に示す如き互いに 異なるディザパターンが1画面内において混在すること になるので、特定のディザバターンが視覚されることは 無い。

### [0064]

【発明の効果】以上詳述した如く、本発明によるディス プレイ装置においては、少なくとも1の表示色を担う表 示セルを駆動すべき画素データに加算するディザ係数 に加算するディザ係数とは異なる値にしている。

【0065】よって、1画面内において特定のディザバ ターンが視覚的に認識されることがなくなるので、ディ ザパターンの発生を抑制した良好な画像表示が為される ようになる。

【図面の簡単な説明】

\*【図1】本発明によるディスプレイ装置としてのプラズ マディスプレイ装置の概略構成を示す図である。

【図2】図1に示されるプラズマディスプレイ装置にお けるデータ変換回路30の内部構成を示す図である。

【図3】図2に示されるABL回路31の内部構成を示 す図である。

【図4】図3に示されるデータ変換回路312における 変換特性を示す図である。

【図5】図2に示される第1データ変換回路32におけ

【図6】図2に示される第2データ変換回路34の変換 テーブル、及び発光駆動パターンを示す図である。

【図7】図1に示されるプラズマディスプレイ装置の発 光駆動フォーマットを示す図である。

【図8】1フィールド内においてPDP10に印加され る各種駆動パルスと、そのED加タイミングを示す図であ

【図9】多階調化処理回路33の内部構成を示す図であ る.

【図10】PDP10における各画素の配列と、各画素 内に含まれる赤色放電セルCg、緑色放電セルCg、青色 放電セルC。を示す図である。

【図11】ディザマトリクス回路341が発生するディ ザ係数の一例を示す図である。

【図12】図11(a)に示されるが如きディザ係数の加 算によって生じる下位4ビットから上位4ビットへの桁 上げパターンと、かかる桁上げパターンによって視覚さ れるディザパターンを示す図である。

【図13】図11(b)に示されるが如きディザ係数の加 を、他の表示色を担う表示セルを駆動すべき画素データ 30 算によって生じる下位 4 ビットから上位 4 ビットへの桁 上げパターンと、かかる桁上げパターンによって視覚さ れるディザパターンを示す図である。

【主要部分の符号の説明】


340 ディザ処理回路

341R、341G、341B ディザマトリクス回路

342R、342G、342B 加算器

【図2】 【図4】


\*




30

PDBL


【図1】




【図3】



[図5]



[図7]




【図6】

[選択項表]


		第2千一夕支後回路34の支後デーブル												発表閲覧パターン												
RESI	PDs	1	ż	3	4	G	D	7	8	•	10	11	12	SF	SF 2	SF	SF 4	SF 5	SF 8	8F 7	SF A	ŞF 9	5F	SF 11	SF 12	表示如皮
1	0000	1	0	0	0	0	0	0	0	0	0	0	0	•												<u> </u>
2	0001	0	1	0	0	0	0	0	0	0	0	0	0	Ю	•											,
3	0010	0	0	1	0	0	0	Đ	G	0	0	0	0	О	0	•										,
4	0011	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	•									,
5	0100	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	•								14
6	0101	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	lacktriangle							25
7	0110	0	0	0	0	0	0	1	0	0	Ð	0	0	0	0	0	0	0	0	lacktriangle						29
8	0111	0	0	0	0	0	D	0	1	0	0	0	0	0	0	0	0	0	0	0	•					59
9	1000	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	•				84
10	1001	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	lacktrian			117
11	1010	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	•		157
12	1011	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	О	•	205
13	1100	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	255

展丸:選択消去放電 白丸:発光SF


[図8]




[図10]




【図9】




【図11】



【図12】



【図13】



フロントページの続き

(51)Int.Cl.' 識別記号 H 0 4 N 5/66 1 0 1 F I G O 9 G 3/28 テーマコード(参考)

K

F ターム(参考) 5C058 AA11 BA02 BA05 BA35 BB04 BB11 5C080 AA05 BB05 D005 D030 EE29

080 AAOS BBOS DDOS DD30 EE29 FF12 HHOS JJ02 JJ04 JJ05